Please use this identifier to cite or link to this item:
https://hdl.handle.net/20.500.12104/80592
Title: | METODOLOGÍA DE DISEÑO DE UN SISTEMA DIGITAL RECONFIGURABLE PARA EL PROCESAMIENTO DE SEÑALES |
Author: | Sáenz Saldaña, Josué |
Advisor/Thesis Advisor: | Becerra Alvarez, Edwin Christian Raygoza Panduro, Juan José |
Issue Date: | 2017 |
Publisher: | Biblioteca Digital wdg.biblio Universidad de Guadalajara |
Abstract: | Resumen Los FPGA son dispositivos reconfigurables que son muy eficientes y económicos en lo que respecta a aplicaciones de bajo volumen de producción, ya que es fácil y rápido diseñar circuitos digitales en ellos y programarlos en comparación con otras tecnologías. Sin embargo, su flexibilidad los hace más grandes en términos de área, tienen menor velocidad a la hora de ejecutar una aplicación y consumen una mayor cantidad de potencia que sus contrapartes en ASICs. Es por esto que en esta tesis se propone una arquitectura FPGA heterogénea de malla, con bloques de aplicación específica enfocados en el procesamiento digital de señales, con lo cual se tiene la flexibilidad del FPGA y se reduce el consumo de área. |
URI: | https://hdl.handle.net/20.500.12104/80592 http://wdg.biblio.udg.mx |
metadata.dc.degree.name: | MAESTRIA EN CIENCIAS EN INGENIERÍA EN ELECTRÓNICA Y COMPUTACIÓN |
Appears in Collections: | CUCEI |
Files in This Item:
There are no files associated with this item.
Items in RIUdeG are protected by copyright, with all rights reserved, unless otherwise indicated.