Diseño e implementación de un procesador de instrucciones específicas dedicado a pruebas en FPGA

Abstract

Con el paso del tiempo, los procesadores especıficos implementados en dispositivosreconfigurables han ido ganando presencia en diferentes aplicaciones y ejecucion dealgoritmos. Esto debido a que este tipo de diseños ofrecen una mayor flexibilidad ymenor tiempo de desarrollo. Ademas cada vez presentan menor consumo de potencia,menor tamaño y un mayor ahorro en los costos de diseño, fabricacion y pruebas. Conel tiempo se incrementa el aprovechamiento de las caracterısticas de los dispositivosreconfigurables, como es la reconfiguracion dinamica parcial que añade flexibilidad enhardware y puede llegar a mejorar el area del diseño y consumo de potencia dependiendola arquitectura definida.Con el avance en el rendimiento y complejidad de los diseños, es cada vez mascostoso y tardado realizar las pruebas necesarias. Esto ha llevado al surgimiento de unanueva categorıa de procesadores especıficos TP (procesador de pruebas) que facilitay automatiza este proceso. Combinando los conceptos mencionados, la tendencia esimplementar procesadores especıficos en dispositivos reconfigurables para encontrarun equilibrio entre rendimiento y flexibilidad en hardware, aprovechando las ventajasque estos dispositivos han demostrado no solo en la misma tarjeta sino en el mismocircuito integrado.En esta tesis se propone una arquitectura de un procesador especıfico de pruebas implementadoen FPGA apostando a la flexibilidad en hardware que la reconfiguraciondinamica añade. Se realiza el diseño del procesador pensando de manera modular laejecucion de instrucciones especıficas. Dichos modulos de ejecucion podran ser modificadosen tiempo real añadiendo flexibilidad tanto en el set de instrucciones como enla microarquitectura.Se busca cuidadosamente que cada modulo cumpla con las restricciones de diseñonecesarias para lograr su implementacion en bloques parciales de la FPGA. Los resultadosde simulaciones mostrados son post-implementacion.