DISEÑO E IMPLEMENTACIÓN DE ARQUITECTURA PARA OPTIMIZACIÓN DE MULTIPLICADORES EN FPGA BASADO EN EL MÉTODO DE MULTIPLICAR MAYA

Abstract

El aumento de variables en los sistemas digitales, demanda un mayor ancho de palabra en las operaciones aritméticas básicas. El método de multiplicar Maya permite implementar una arquitectura con un mayor ancho de palabra y ofrece cuatro propiedades que ayudan a diseñar multiplicadores optimos. Estas propiedades son la combinación de distintas arquitecturas de multiplicadores, combinación de multiplicadores con distintos anchos de palabra, expansión de red y dos estructuras para la suma de productos parciales. El aporte individual o en conjunto de dichas propiedades también disminuye el consumo de potencia, área de implementación y tiempo de respuesta. En esta tesis se diseñan e implementan las propiedades basadas en el método de multiplicar Maya, con el objetivo de demostrar sus ventajas ante métodos existentes. Esto se realiza en tres plataformas de desarrollo, se simulan en el ISE de Xilinx y se corroboran los datos en tiempo real con un analizador lógico. Asi mismo se realiza una simulación en VLSI para trabajos futuros.