1. RIUdeG

Buscar


Nueva búsqueda
Añadir filtros:

Usa filtros para refinar los resultados de búsqueda.

 | 
Resultados 391-400 de 1970.
Resultados por ítem:
TítuloAutor(es)Programa educativoCentro UniversitarioISSNPrograma educativoCentro UniversitarioTipo
ANÁLISIS COMPARATIVO PARA LA FOTO-INACTIVACIÓN MICROBIANA EN TERAPIAS CONTINUAS Y PARCIALESOrtega Zambrano, Alberto Daniel---MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACIONCUCEITesis de Maestria
MEJORA DEL ALGORITMO DE ENJAMBRE DE POLILLAS MEDIANTE OPERADORES DE APRENDIZAJE BASADO EN LO OPUESTOEsquivel Torres, Sara---MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACIONCUCEITesis de Maestria
ANÁLISIS Y DISEÑO DE UN SISTEMA CONVERTIDOR DE ENERGÍA DE RADIOFRECUENCIA A CORRIENTE DIRECTA, EN LAS BANDAS DE TELEFONÍA CELULAR GSM/AWS Y WIFIMartínez Moreno, Jonathan---MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACIONCUCEITesis de Maestria
Sincronización en redes evolutivas de neuronasSánchez Estrada, Jairo CaínMAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACIONCUCEI; Universidad de Guadalajara---Maestria; Tesis
Algoritmos de optimización bio-inspirados aplicados a problemas de procesamiento de imágenesReynoso López, María Margarita---MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACIONCUCEITesis de Maestria
NUEVOS MÉTODOS DE SELECCIÓN NATURAL APLICADOS AL COMPUTO EVOLUTIVOEnríquez Pérez, Luis EduardoMAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACIONCUCEI; Universidad de Guadalajara---Tesis de Maestría
IDENTIFICACIÓN HAMMERSTEIN DE SISTEMAS: UN ENFOQUE INTELIGENTEDíaz Guerrero, Primitivo Emanuel---MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACIONCUCEITesis de Maestria
Núcleo criptográfico de clave pública: Una implementación del sistema criptográfico de PaillierRios Arrañaga, Jaime David---MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACIONCUCEITesis de Maestria
Diseño de una Red Neuronal de Impulsos en HardwareBarrios Del Villar, Sergio---MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACIONCUCEITesis de Maestria
Diseño de un procesador asíncrono auto temporizado de 4 fases para la implementación de un protocolo de Comunicación por Representación de Dirección de Eventos (AER)Daniel Tonali Aranda Bretón,---MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACIONCUCEITesis de Maestria

Descubre