Mejora de la estabilidad y precisión de la interfaz DIM utilizando una impedancia de amortiguamiento variable para simulaciones de potencia en lazo cerrado.

Abstract

En esta tesis se implanta una mejora del algoritmo de interfaz Damping Impedance Method (DIM) para simulaciones Power Hardware In The Loop (PHIL), la mejora consiste en calcular la impedancia del Hardware Under Test (HUT) e incorporarla en la sección digital del algoritmo DIM con el propósito de obtener una simulación precisa y estable. Para el cálculo de la impedancia de HUT se utilizan las mediciones trifásicas de los voltajes y corrientes en las terminales de la carga, los cuales son introducidos en la Transformada de Clarke, para llevar dichas mediciones de fase a un marco de referencia α, β. Posteriormente, el dato de potencia activa y reactiva expresada en forma vectorial se usa para calcular la impedancia de la carga utilizando los voltajes y corrientes expresados en el marco de referencia α, β. Mediante un análisis de circuitos del algoritmo DIM, se incorporan los valores de impedancia calculados del HUT en la sección digital. Se realiza una simulación PHIL completamente digital para comprobar el correcto funcionamiento del cálculo de la impedancia del HUT, primero se realiza un ejemplo de carga fija y posteriormente se hace un ejemplo con carga variable. En el segundo ejemplo, se utilizan parámetros que podrían hacer inestable la simulación pero con la mejora del algoritmo de DIM esto no sucede. Se hace un análisis de estabilidad mediante los diagramas de Nyquist y Bode, además de un análisis de precisión mediante el error medio cuadrático y otro con la comparación del resultado entre el sistema ideal y el algoritmo DIM simulado. Finalmente, se hace una implementación de una simulación PHIL en el laboratorio donde se inicia con una carga constante, posteriormente se varía y regresa a su valor original. De igual manera que en la simulación inicial, se evalúa la estabilidad y precisión de esta prueba.