Mejora de la estabilidad y precisión de la interfaz DIM utilizando una impedancia de amortiguamiento variable para simulaciones de potencia en lazo cerrado

Abstract

Resumen

En esta tesis se implanta una mejora del algoritmo de interfaz Damping Impedance Method (DIM) para simulaciones Power Hardware In The Loop (PHIL), la mejora consiste en calcular la impedancia del Hardware Under Test (HUT) e incorporarla en la sección digital del algoritmo DIM con el propósito de obtener una simulación precisa y estable. Para el cálculo de la impedancia de HUT se utilizan las mediciones trifásicas de los voltajes y corrientes en las terminales de la carga, los cuales son introducidos en la Transformada de Clarke, para llevar dichas mediciones de fase a un marco de referencia a, ~· Posteriormente, el dato de potencia activa y reactiva expresada en forma vectorial se usa para calcular la impedancia de la carga utilizando los voltajes y corrientes expresados en el marco de referencia a, ~· Mediante un análisis de circuitos del algoritmo DIM, se incorporan los valores de impedancia calculados del HUT en la sección digital.